1-TRANSISTOR TYPE MEMORY CELL

1-TRANSISTOR TYPE MEMORY CELL

Patent Number:

JP62272561

Publication date:

1987-11-26

Inventor(s):

FUJIMORI KEITARO

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

JP62272561

Application Number: JP19860115621 19860520

Priority Number(s):

IPC Classification:

H01L27/10; G11C11/34

EC Classification:

EC Classification:

Equivalents:

Abstract

PURPOSE:To obtain a memory cell for performing a DRAM of approx. 64Mbit by using a trench type capacitor buried through a thin insulating film in a P<+> type substrate, and an N-channel MIS transistor of vertical SOI structure having an upper part as a source electrode. CONSTITUTION:A trench type capacitor of N<+> type polysilicon 24 buried through a thin insulating film 25 in a P<+> type substrate 21, and an N-channel MIS transistor of vertical SOI structure having the upper part of the polysilicon 24 as a source electrode are employed. For example, a trench structure is formed by RIE on the substrate 21, and the polysilicon 34, a P<-> type polysilicon 23 and an N<+> type polysilicon 22 are formed through the film 25. Further, after a field oxide film 28 and a gate oxide film 26 are formed, a gate electrode 27, a word line 29 and an interlayer insulating film 30 are formed, a contact hole is then opened to form a bit line 31, thereby obtaining a 1-transistor type memory cell in which a vertical MOS transistor is laminated on the trench type data storage capacitor.

Data supplied from the esp@cenet database - 12

⑲ 日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 昭62 - 272561

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)11月26日

H 01 L 27/10 G 11 C 11/34

352

8624-5F

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

1トランジスタ型メモリセル

②特 顋 昭61-115621

發出 願 昭61(1986)5月20日

の発 明 者 藤 森 啓 太 郎 の出 願 人 セイコーエプソン株式 諏訪市大和3丁目3番5号 セイコーエブソン株式会社内

東京都新宿区西新宿2丁目4番1号

会社

砂代 理 人 弁理士 最 上 務 外1名

明 .細 4

1. 発明の名称

1 トランジスタ型メモリセル

2.特許請求の範囲

(2) *チャネルMISトランジスタのゲート電 低がRIE等の異方性エッチングにより、セルフ ァライメントで形成されることを特徴とする、特 許韶求の範囲第1項配枝の1トランジスタ型メモ 3.発明の詳細な説明

【産業上の利用分野】

本発明は半事体メモリの梨子構造に関する。

〔従来の技術〕

従来の大規模半事体メモリの案子報産は、特に
1トランジスタ型メモリセルに限れば、積み上げ
容駄型(M. Koyanagi et al: IEEE, IE
DM 348,1978)、あるいは、間の倒盤
を容盤とするタイプ(H. Sunami et al: IE
EE.IEDM 806,1982)の2つの流れがあった。現在発表されている架子脚造としては、1セルの面観が9μm² 程度となっており、4~16Mbit DRAMへの適用が考えられている。(W. F. Richardson, et al: IE
EE.IEDM 714,1985)

(発明が解決しようとする問題点)

しかし、半導体メモリの大容量化の要求は強く 前述の従来技術では、16Mbitまでが展界と

特開昭62-272561(3)

4 図面の耐単な説明


新1図は本発明のメモリセルのレイアウト図。

第2図は本発明のメモリセルの断面模式図。


第3図(a)~(d)は本発明のメモリセルの 製造工量の紙略図。

以上


出 風 人 セイコーエブソン株式会社 代理人 弁理士 最上 務(他1名)



第 1 図



第 2 図



第 3 図

(6)

(d)


特開昭62-272561(3)

▲図面の簡単な説明


第1図は本発明のメモリセルのレイアウト図。第2図は本発明のメモリセルの断面模式図。第3図(a)~(d)は本発明のメモリセルの 製造工程の概略図。

DI L


出版人 セイコーエブソン株式会社 代理人 弁理士 般上 務(他1名)




第 1 図



第 2 図





第 3 図